Квантово-механический подход к микроэлектронике

Группа ученых из Корейского института передовых технологий (KAIST) представила новую методику оценки предельных размеров полупроводниковых транзисторов. Используя сложные квантово-механические вычисления, исследователи смогли заглянуть за рамки классических физических моделей, которые перестают эффективно работать при достижении атомарных масштабов.

Современная микроэлектроника активно движется к техпроцессам 2 нм, однако физические границы компонентов остаются значительно выше. Основным препятствием для дальнейшей миниатюризации является квантовое туннелирование — явление, при котором электроны преодолевают энергетические барьеры, вызывая неконтролируемые утечки тока и нестабильность переключения.

Инновационное моделирование на уровне атомов

Традиционные эксперименты на столь малых дистанциях крайне затруднены из-за сложности контроля интерфейсов между металлом и полупроводником. Чтобы решить эту задачу, команда профессора Ён-Хун Кима применила метод «первых принципов», опирающийся исключительно на фундаментальные законы квантовой механики.

Ключевым инструментом исследования стала методика MS-DFT, позволившая детально смоделировать поведение электронных устройств с учетом сложных межфазных границ. В качестве основы для тестирования специалисты выбрали монослой дисульфида молибдена (MoS2), перспективный двумерный материал для электроники будущего.

Перспективы масштабирования

Результаты моделирования опровергают представление о том, что предел миниатюризации является жесткой константой. Исследование показало, что критическая длина туннелирования напрямую зависит от выбранных материалов, геометрии контактов и работы выхода используемого металла.

«Предельная длина, при которой квантовое туннелирование начинает нарушать работу транзистора, варьируется в зависимости от структуры контакта, что позволяет отодвигать границы миниатюризации за счет инженерных решений», — отмечают авторы работы.

Исследователям удалось доказать, что в определенных конфигурациях транзисторы могут быть успешно уменьшены до величин менее 4 нанометров. Предложенный подход позволяет разработчикам заранее проектировать архитектуру чипов с учетом квантовых эффектов, что существенно снижает затраты на дорогостоящие физические эксперименты и ускоряет внедрение инноваций в полупроводниковой индустрии.